欢迎来到专业的无忧考公务员网!

注册登陆 我要投稿
当前位置:无忧考公务员网>考试心得 >

基于多相滤波的数字接收机的FPGA实现

日期:2018-06-16 10:06:14 浏览次数:

  摘要:给出了一种基于多相滤波的数字信道化接收机的实现方法,系统的处理带宽为875MHz,解决了高速ADC与FPGA处理速度之间的矛盾。为了克服信道化接收机的接收盲区,采用信道重叠的方法,连续覆盖瞬时带宽。在信道化处理后接测频模块,可以消除虚假信号的输出和提高测频精度。整个接收机在单片FPGA中实现,能够检测同时到达的两个信号,并实时输出脉冲描述字(PDW),经FPGA时序仿真结果验证了算法模型的正确性和有效性。
  关键词:数字信道化接收机;多相滤波;参数估计;FPGA
  中图(本文来自:WwW.BdfqY.Com 千叶帆文摘:基于多相滤波的数字接收机的FPGA实现)分类号:TN710-34 文献标识码:A 文章编号:1004-373X(2010)23-0095-04

声明:本网站尊重并保护知识产权,根据《信息网络传播权保护条例》,如果我们转载的作品侵犯了您的权利,请在一个月内通知我们,我们会及时删除。

Copyright©2023无忧考公务员网 www.51kaogwy.cn 版权所有